在线免费在线观看的a_久久国产晶品免费视频_亚洲最大视频偷拍网站_一级特级毛片一级黄色

您好,歡迎訪問上海意泓電子科技有限責(zé)任公司網(wǎng)站!
4新聞資訊
您的位置: 首頁 ->  新聞資訊 -> 半導(dǎo)體

?FOPLP成本優(yōu)勢顯著,力成6月量產(chǎn)獲聯(lián)發(fā)科封測訂單

文章出處:半導(dǎo)體 責(zé)任編輯:上海意泓電子科技有限責(zé)任公司 發(fā)表時間:
2018
05-19

存儲器封測大廠力成位于新竹科學(xué)園區(qū)的全自動Fine Line FOPLP封測產(chǎn)線,將于今年6月進入小批量生產(chǎn)階段。業(yè)內(nèi)人士透露,力成已獲得聯(lián)發(fā)科電源管理IC(PM-IC)封測訂單,首顆采用FOPLP封裝技術(shù)的聯(lián)發(fā)科芯片預(yù)計于第三季度問世,并將應(yīng)用于車用雷達領(lǐng)域。FOPLP封裝技術(shù)日后很可能導(dǎo)入到聯(lián)發(fā)科RF射頻等領(lǐng)域。


說到FOPLP(Fan-Out Panel Level Package,扇出型面板級封裝)技術(shù),就不得不提及FOWLP(Fan-Out Wafer Level Packaging,扇出型晶圓級封裝)與InFO(Integrated Fan-Out,集成扇出型)封裝技術(shù)。


全球主要封測廠于2013年便開始積極擴充FOWLP產(chǎn)能,主要為了滿足中低端智能手機市場對于成本的嚴(yán)苛要求。臺積電在扇出型晶圓級封裝領(lǐng)域的鉆研方向是InFO封裝技術(shù)。2016年,臺積電利用自行開發(fā)的InFO FOWLP封裝為蘋果生產(chǎn)A10處理器,以InFO技術(shù)成功打響Fan-Out技術(shù)名號,這成為了扇出型封裝市場的轉(zhuǎn)折點,也逐漸改變了晶圓級封裝市場的格局。


在此之前,鑒于自身堆疊封裝技術(shù)的實力,三星對于FOWLP封裝技術(shù)持消極態(tài)度。臺積電憑借InFO FOWLP拿下蘋果處理器獨家晶圓代工訂單后,三星態(tài)度發(fā)生了轉(zhuǎn)變,攜手集團旗下三星電機(SEMCO),以開發(fā)出比FOWLP更先進的FOPLP技術(shù)為首要目標(biāo)。


InFO封裝雖好,短期內(nèi)卻是封測界極少廠商可以吃到的“蛋糕”。 在去年8月格芯涉足此領(lǐng)域前,InFO只有臺積電能生產(chǎn)。


很顯然,扇出型封裝制程中,InFO鎖定的是高端定制化客戶。同樣,對于絕大多數(shù)IC設(shè)計業(yè)者而言,F(xiàn)OWLP封裝的成本仍是相對高昂的。若在可承受的投資范圍內(nèi),解決好FOPLP的良率問題,F(xiàn)OPLP封裝技術(shù)可帶來最具競爭力的成本。


如何理解FOPLP技術(shù)的成本優(yōu)勢?


可在300mm晶圓更大面積的面板(方形面積的載板)上進行FO工藝,則被稱為FOPLP封裝技術(shù)。


目前,一片300x300mm硅晶圓大約可以生產(chǎn)600顆IC,若使用FOPLP技術(shù),在500x500、500x650或是600x600mm面板上生產(chǎn),生產(chǎn)IC顆數(shù)可高達2600顆,即采用FOPLP技術(shù)的500x650mm晶圓,將是采用FOWLP技術(shù)300x300mm晶圓產(chǎn)量的4倍多,因此可以有效降低成本,增加產(chǎn)品競爭力。


同時,F(xiàn)OPLP整合了前后段半導(dǎo)體制程,可大幅度降低制程生產(chǎn)與材料等各項成本。


FOPLP技術(shù)兩大“陣營”


業(yè)者人士表示,F(xiàn)OPLP封裝技術(shù)有兩大趨勢,兩大“陣營”有各自的廠商代表。


陣營一:


采用LCD/Glass制程設(shè)備為基礎(chǔ),類似于德系IDM大廠英飛凌具有專利的eWLB封裝技術(shù),微細線寬/間距(L/S)約為10um/10um以上,適用于電源管理、RF IC等,目前主要廠商為力成、韓廠Nepes。今年下半年,力成、韓廠Nepes等有望正式進入量產(chǎn)階段。


陣營二:


FOPLP技術(shù)基于基板(Substrate)制程,代表廠商為日月光投控、三星電機(Semco)、J-Device等,但估計要到2019~2020年才會進入量產(chǎn)階段。


聯(lián)發(fā)科的FOPLP發(fā)展規(guī)劃


據(jù)業(yè)內(nèi)專家透露,聯(lián)發(fā)科采用FOPLP制程的芯片設(shè)計,可無縫對接于wafer form,其外觀一致,可避免受到單一來源的影響。聯(lián)發(fā)科針對FOPLP制程的藍圖構(gòu)想,從低端的PM-IC到高端網(wǎng)絡(luò)芯片都有,已針對FOPLP封裝兩大趨勢設(shè)計,包括LCD/Glass與基于基板制程。


力成FOPLP封裝拔頭籌


力成相關(guān)從業(yè)者表示,采用半導(dǎo)體、面板設(shè)備制程的FOPLP封裝較為精準(zhǔn),良率可實現(xiàn)95~99%,優(yōu)于PCB基板制程約80%,而LCD/Glass Base的FOPLP封裝,更適用于小體積、輕量化類IC。


隨著eMMC、eMCP、UFS等規(guī)格存儲卡的發(fā)展,芯片封裝更小、更薄成為存儲領(lǐng)域的迫切需求,而采用FOPLP封裝可再減少100~200um。據(jù)從業(yè)者透露,在此領(lǐng)域,力成在技術(shù)上已齊備。(校對/范蓉)

上海意泓電子科技有限責(zé)任公司 版權(quán)所有 未經(jīng)授權(quán)禁止復(fù)制或鏡像

CopyRight 2020-2025 www.toastedesign.com All rights reserved   滬ICP備2021005866號